Original document

# APPARATUS AND METHOD FOR INCREASING MINUTENESS UPON CONVERSION OF DIGITAL DATA INTO FULL-BRIDGE OUTPUT STAGE DRIVING PWM SIGNAL

Publication number: JP11103586 Publication date: 1999-04-13

1999-04-13 MAIOCCHI GIUSEPPE; GALBIATI EZIO

Applicant: ST MICROELECTRONICS SRL

Classification:

Inventor:

- international: H02M7/5387; H02P6/08; H02P7/06; H03M1/82; H02M7/48; H02M7/5387; H02P6/08; H02P7/06; H03M1/82; (IPC1-7):

H02P6/08; H02M7/48; H02M7/5387; H02P7/06; H03M1/82

- European:

Application number: JP19980203849 19980717 Priority number(s): EP19970830361 19970717

View INPADOC patent family View list of citing documents

Report a data error here

Also published as:

EP0892500 (A1) US6310912 (B1)

EP0892500 (B1)

## Abstract of JP11103586

PROBLEM TO BE SOLVED: To improve current control of an actuator by utilizing an up-down signal of a counter and two least significant bits (LBS) to select one set of data to be compared from four data values, thereby improving minuteness. SOLUTION: A \*VAL value of a corrected value of a VAL value is calculated from the VAL value. Two selected digital values are input to respective two N-bit registers. Numeric values increased by '1' are stored in another two N-bit registers. The two LBSs of the input values are sent to a multiplexer, which, in turn, decides three intermediate levels between the two values dynamically indicated by N bits. Two complement LSBs are sent to a least digital circuit which, in turn, judges how long a basic duty cycle is elongated or contracted. Thus, a duty cycle different according to the two LSB values of a reference signal to be converted or a counting direction is formed. As a result, high minuteness can be performed.

# 特謝平11-103586

(43)公開日 平成11年(1999)4月13日

(51) Int.Cl. <sup>6</sup>		徽川記号	FI				
H 0 2 P	6/08		H02P	6/02	3713	ſ	
H 0 2 M	7/48		H 0 2 M	7/48	F	,	
	7/5387			7/5387	2	:	
H 0 2 P	7/06		H02P	7/06	F		
H03M	1/82		H03M	1/82			
			<b>審空請求</b>	<b>未請求</b>	請求項の数4	OL	(全 12 頁)


		普江開水	木順水 請水県の数4 OL (全 12 貝)
(21)出顧番号	特顧平10-203849	(71)出願人	
			エスティーマイクロエレクトロニクスエ
(22) 出版日	平成10年(1998) 7月17日		ス. アール. エル
			SCS-THOMSON MICROEL
(31)優先権主張番号	97830361.8		ECTRONICS SOCIETA A
(32)優先日	1997年7月17日		RESPONSABILITA LIM
(33)優先権主張国	イタリア (IT)		ITATA
			イタリア国 アグラーテ・ブリアンツァ
			20041 ピィア・チ・オリベッティ 2
		(72)発明者	マイオッチ ジュゼッベ
		, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	イタリア 22079 ヴィラガルディア ヴ
			ィアサンフランチェスコ 41
		(74) <del>(130</del> Å	弁理士 高月 猛
		(14)1427	最終頁に続く

### (54) 【発明の名称】 デジタルデータをフルブリッジ出力段部駆動用のPWM信号に変換するときの精細度を増加させ る装置及び方法

(57)【要約】

【課題】 汎用RLアクチュエータの駆動装置のブリッ ジ出力段部は、入力基準信号に応じたPWM信号を発生 するが、位相変調モードで電流を制御してフルブリッジ 出力段部を駆動するとき、デューテュサイクルの変化量 が2倍になり精細度が低下する。

【解決手段】 入力基準信号のサイズをN+2ビットに 増加させて、そのN+2ビットの入力基準信号の2つの LSBを使って、所定の組合せ表に従って、Nビットの ダイナミック値である連続する2値間の3つの中間レベ ルのうちの1つを選択することにより改善することがで きる。変換器には、Nビットの比較器を使う。本発明 は、特に、各相の巻線がフルブリッジ出力段部の正弦波 信号で駆動されるような多相ブラシレスDCモータを駆 動するのに効果的である。



【特許請求の範囲】

【請求項1】 Nビットのアップ/ダウンカウンターを 使ってデジタル値をPWM信号へ変換する際の精細度を 改善する方法であって、

- a)入力基準値をN+2ビットに増加する過程、
- b) 所定の組合せ表に従って、Nビットのダイナミック 値で示される2つの連続値間の3つの中間レベルの1つ を選択できるよう、前記N+2ビット入力基準値の2つ の最下位ビットを利用する過程。
- c) 前記入力基準値の数上位Nビットを利用し、4個の 異なるレジスタに、そのNビットス力デジタル値、該入 カデジタル値の補数値、前記Nビットス力デジタル値に を加算した値、該入力デジタル値の補数値に1を加算 した値をそれぞれ記憶させる過程。
- d)前記の所定の組合せ表により、前記Nビットカウンタのアップカウント位相およびゲンカウント位相のそれぞれで前記の4個のレジスタに記憶されている4つのデータ値から比較すべき1組のデータ値を選択できるよう、前記カウンタのアップ/ダウン信号および前記2つの最下位ビットを利用する過程、を実施することを特徴とする精細形で検討法。
- 【請求項2】 入力基準信号用のレジスタと、Nビットの比較器と、Nビットのアップ/グウンカウンタと、リ セット手段と、前記Nビット比較器の出力状態によって PWM信号を作成する少なくとも1個の双安定回路と、 を備え、デジタル基準信号中の彫動デジタル基準信号中の 力段部を選した誘電負害のデジタルBW開始に変換

する変換数配とおいて、 前記入力基準信号用のレジスタは、前記入力基準信号の 最上位Nビットに対応するデジタル値と、そのNビット デジタル値の複数デジタル値と、前記入力基準信号の最 上位Nビットに対応するデジタル値に1を加算した値 と、そのNビット・デジタル値の細数デジタル値に1を加 算した値と、をそれぞれ記憶するN+2ビットの4個の レジスタの機能をも、そして、前記Nビット比較値の りたするが高24個の異なるレジスタ内の4つの記憶値の うちの14起を選択するためのマルチプレク中を備え 記Nビットカウンタのアップカウントおよびゲウンカウ 送択が、N+2の入力基準信号の2つの最下位ビットの 道の組み合わせと前記カウンタのアップ/グウン信号と から行われることを特徴とする突換装置。

【請求項3】 複数の相巻線をもつプラシレスDC多相 モータの駆動回路であって、巻線の2つの端子をそれぞ れ窓源供給ノード及び接地ノードへ切替接続する逆位相 網即の2組の出力トランジスタ対をなす4個の出力トランジスタからなるモータの各巻線用のフルブリッジ出力 段路と、請求項2記載の変換装置と、を備えた駆動回 取

【請求項4】 前記出力トランジスタが、対応するPW

M制御信号にて飽和制御される電界効果トランジスタで ある請求項3記載の駆動回路。

【発明の詳細な説明】

[0001]

【発明の試する技術分野】未発明法、いわゆるブリッジ 構造をもつ出力段部経由で汎用RLアクチュエータを駆動する技法に関し、特にアクチュエータに集結される電 圧を分割し、これに流れる電流を制御するためにPWM モードでブリッジ出力段部を駆動する技法に関する。 【0002】

【従来の技術】最近開発された方法によれば、PWM駆 動装液の制御信得は、可定クロック速度で走査できる不 解をした。 起力段階での必要入力と一枚するような振幅のデジ タル信号に変換する回路で作成される。この変換された 信号のデューティサイクルは、メモリーから読み出され たNビットデジシル値に始初さ、

【0003】木出順人による1996年5月22日付けのヨーリッ特許出願96830295.0には、このような特徴をもつNが8の変換装置について記述されている。図1は、その変換器(N=8)の構成を示す図である。

[0004]図1に示された変換装置は、変換すべき値を含んだ入力信号BYTE(N=8)と、連続アップ/ グウンモードで機能する8ビットタイマーの状態との比較を基本処理動作としている。

【0005】図2は、図1の回路で作成される信号であ

【0006】図1と図2に示すように、変換されるサン アル値(N-8BYTE)は、変換中におけるサンアル 値の更新を防止するため、まずSLレジスを「同期入力 される。比較器COMPでは、CNTカウンターの状態 が、変換されるサンアル値と同じ値になる毎にトグル双 安定回路FPとへのクロックバルスが作成される。これ により、そのデューティサイクルが入カサンアル値に比 例的に、かつCNTカウンターの設大カウント値に対 的に変動するようなPWMOUT信号を発生させる。

100071 しかしながら、図から唱らように、変換すべき入力サンアル値の単位増加(図2にて後期) に対し、出力デューティサクルでは対称に2倍の知節 発生する。例えば、サンアル値が188から189へ変わるとき、図2の斡旋で示すようにデューティサイクルが短くなってしまう。

#### [0008]

【発明が解決しようとする課題】位相を誤モードで電流を制御して出力プリッジ段語を駆動するとき、同出職人 による195年11月15日付付のヨーロッパ特計 願95830371.1に記載されている方法では、2 パクについて対称な値と持つ2つのデジタル値(各半 ブリッジにつき1つずつ)が変換されて用いられる。 [○○○○] このような駆動装置においては、対称性を 維持するため、ハーフブリッジの片方に入力されたデジ タル信号の単位増加に応じて他方のハーフブリッジに同 時に入力されるデジタル信号が単位低下をし、ハーフブ リッジ出力段部の場合と比較して、デューテュサイクル の変化量が2倍になってしまう。

【〇〇1〇】本発明は、フルブリッジを駆動する際の入 カサンブル値の単位変動によるデューティサイクルの変 化量の倍増を防止する装置及び方法を提供するものであ 2。

#### [0011]

【課題が解決するための手段】本発明の目的は、入力基 準信号をNビットからN+2ビットへ増加させることに より上記の交換処理における精縄度を改善し、それゆ え、デジタル比較器のサイズ(ビット数)を大きくする ことなく、アクチュエータの電流制御を改善することに ある。

【0012】上記目的を達成する本発明は、Nビットの アップ/ダウンカウンターを使ってデジタル値をPWM 信号へ変換する際の精細度を改善する方法であって、 a) 入力基準値をN+2ビットに増加する過程。b) 所 定の組合せ表に従って、Nビットのダイナミック値で示 される2つの連続値間の3つの中間レベルの1つを選択 できるよう、前記N+2ビット入力基準値の2つの最下 位ビットを利用する過程、c)前記入力基準値の最上位 Nビットを利用し、4個の異なるレジスタに、そのNビ ット入力デジタル値、該入力デジタル値の補数値、前記 Nビット入力デジタル値に1を加算した値、該入力デジ タル値の補数値に1を加算した値をそれぞれ記憶させる 過程、d) 前記の所定の組合せ表により、前記Nビット カウンタのアップカウント位相およびダウンカウント位 相のそれぞれで前記の4個のレジスタに記憶されている 4つのデータ値から比較すべき1組のデータ値を選択で きるよう、前記カウンタのアップ/ダウン信号および前 記2つの最下位ビットを利用する過程、を実施すること を特徴とする。

 前記4個の異なるレジスタ内の4つの記憶値のうちの1 組を選択するためのマルチプレク中を備え、前記Nとい。 トカウンタのアップカウントおよびダウンカウント時 に、比較すべき前記4つの記憶値のうちの1組の選択 が、N+2の入力基準信号の2つの最下位ビットの値の 組み合わせと前記わウンタのアップ/ダウン信号とから 行われることを特徴とする。

【0014】また、このような変換装置と、巻線の2つ の端子をそれぞれ電源供給ノード及び発達ノードへ切替 接続する逆位相制例の2組の出力トランジスタ対をなす 4個の出力トランジスタからなるモータの各巻銀門のフ ルブリッジ出力段落と、を複数の相巻複をもつブラシレ スのような相モータの彫動回路に備えることを特徴とす る。

【0015】前記出力トランジスタは、対応するPWM 制御信号にて飽和制御される電界効果トランジスタとす るとよい。

【0016】本発明は、単一のフルブリッジ出力段都を 備えた「単相」装置、および、駆動モードの動作制揮を 行える多相ブラシレスエラスティック(elastic)モータ の駆動装置などの、複数のフルブリッジ出力段を備えた 多相装置に適用できる。

#### [0017]

「発明の実施の形態]図3aは、出力ブリッジ段都を、図3b、3c、3dは、NBITS/PWM変換器からの駆動信号を示している。

【0018】図3a、3b、3c、3dに示されている うた、本出額人による1995年11月15日付けの ヨーロッパ特計出額95830371.1に記載されて いるような、移相変調モードによるブリッジ出力段を有 お礼用RLワクチュエータのPWM駆動装置において は、2つのパルス信号 I N 1 と I N 2 は、N + 2 ビット で記憶されている元のデジクル基準信号D A T A I Nを こつのPWM唇骨に変換することにより得られる。

【0019】このような周知の装置の動作を説明するため、DATAIN信号のNOMSBをVALと表し、V ALの2<sup>N</sup> / 2に対する補数値を\*VAL+1と表すことにする。理論的にNはどのような整数でもよいが、本例ではN-8の装置に関して説明する。

【0020】2つの入力信号「N1と「N2が完全に同相で、かつ、デューティサイクルが50%ずつのとき、 食食に対した無電流の状態となる(図3b)。これは、どちらもデシマル(十進数)値128(一般的に示すNの場合2M/2)の値を持つ2つの同じ値VAL値と\* Vも2414値の信号が、BYTE/PWM部に入力されている状態に相当する。

【0021】VAL値の単位増加は\*VAL+1値の単位低下に対応し、無電流となる値128(一段にNの場合2N/2)に関する対称性が維持される。図4は、PWM信号に容増されるデジタル値の単位変動に由来する

デューティサイクルの長さの変化を示している。

【0022】図4に示すように、アップ/ダウンカウン タの1サイクル期間には、VAL値、\*VAL+1値と カウンタの状態つまり内容を比較する時点が4つ存在し ている (図中A. B. C. D) 。 図4の例では、VAL 値は145から146へと増加し、\*VAL+1値は1 28を中心にして対称的に111から110へと低下す る。ゆえに、値A+Cだけ信号IN1のデューティサイ クルが低下し、B+Dだけ信号 IN2のデューティサイ クルが増加することになる。

【0023】つまり、VAL値の増加と\*VAL+1値 の低下の結果、差分ディティーサイクルDIFFは、A +B+C+Dがけ増加してしまうのである。従って、差 分デューティサイクルの0%から100%の範囲で、1 /255(一般にN値の場合は(1/2)<sup>N</sup>)という装 置での精細度が得られる。

【0024】しかし、以上の装置においては、本発明の ように変換されるDATAIN信号の2のLSBの状態 に従った適切な事後処理が行われない。本発明の装置に おいては、アップ/ダウンカウンタ(比較器)のビット 数を増加させることなく、精細度を上げることができ

Z.

【0025】具体的に言えば、アップ/ダウンカウンタ のビット数がNである場合、本例の装置では、N+2ビ ットの入力基準信号(オリジナル信号)の変換が可能で ある。

【0026】図5は、本発明のN+2ビットDATA/ PWM変換器のブロック図である。

【0027】変換されるDATAIN値は、N+2ビッ トでメモリーにマッピングされている。そのうち、Nの MSBはVALで表される。VAL値から、簡単な論理 演算により、その補数値の\*VAL値が算出され、それ ら2つのデジタル値が各Nビットの2個のレジスタに入 カされる.

【0028】別の2個のNビットレジスタには、1だけ 増加した数値が記憶される。入力値の2つのLSBは、 カウンターのアップ/ダウン信号と共に比較する基準値 を選択するためのマルチプレクサー部へ送られる。

【0029】この選択処理は、下記の表に従って行われ Α.

UP-DOWN	BIT 1	BIT 2	DATUM 1	DATUM 2
0	0	0	VAL	• VAI.+1
0	0	1	VAL	• VAL+1
0	1	0	VAL	• VAL+1
0	1	1	VAL+1	* VAL+1
1	. 0	0	VAL	• VAL+1
1	0	1	VAL+1	• VAL+1
1	1	0	VAL+1	• VAL
1	1	1	VAL+1	• VAL

【0030】図5と表1のように、入力基準信号の2つ の最下位ビットがデジタル回路へ送られて、Nビットの ダイナミック値で示される連続する2値間の3つの中間 レベルが決定される。

【0031】N=8. VAL値が145、\* VAL+1 値が111の例では、下記の状態が生成される。 【表2】

ピット1	ピット0	有効値	結果的Dexxx
0	0	1 4 5	DC145
0	1	145.25	DC145+A
1	0	145.5	DC145+A+B
1	1	145.75	DC145+A+B+C
	0	0 0 0 1	0 0 145 0 1 145.25 1 0 145.5

【0032】そして、2個の補数LSBは専用デジタル 回路に送られ、基本のデューティサイクル (DC145 で示され、ゼロである2個のLSBに対応する)がどの くらい伸長または短縮されるかが判断される。

- 【0033】普通には、下記のような関係が成立する。 【数1】DC145+A+B+C+D=DC146
- 【0034】このように本例の装置では、変換される基 準信号の2個のLSB値やアップ/ダウンカウンタのカ

ウント方向に従って、異なるデューティサイクルが作成 される動的な機能処理が行われる。この結果、同じビッ ト数の比較器を使っても、比較例である周知の装置に比 べて4倍高い精細度が達成できる。

【0035】そして、出力段部を駆動するIN1とIN 2の2つの信号が、比較器により作成される。

100361図6A. 6B. 6C. 6Dは、N+2ビッ ト入力基準信号の変換が、オリジナル基準信号の2つの LSBの状態に応じて行われる方法を示している。なお、表1と図6A、6B、6C、6Dからは、2個の連 ないAL値間の中間レベルを算定する方法が確認でき

【0037】例えば、VAL=145と仮定すると、 【数2】

VAL = 145, VAL + 1 = 146,

\*VAL=110, \*VAL+1=111

【回038】145を実験する場合(図6A)、BIT ○□0およびBIT1=0となるので、端数はゼロにな る。表1と図6Aから、タイマーの「アップカウント」 中や「ゲウンカウント」中において、DATO1とDA TO2がそれぞれVALと\*VAL+1となるのが判 る。この実験結果は、図6Aに示されるとおりである。 【回039】また、145、25を実験する場合(図6 B)、BIT0=1およびBIT1=○である。この場 会には、DATO1の実験が行かれ、タイマーがアップ

Bに限示されている。
(0040] 145.50の変換の場合(図6C)、B
ITO=0およびBIT1=1である。この場合には、
DATO1とDATO2の両方の入力データの変調が行われ、タイマーがアップカウントのときはそれぞれVA
L+1および\*VALとは、サウンカウントのと
はVALおよび\*VAL・1に変換される、この変換

カウントのときはVAL+1に変換され、ダウンカウン

トのときはVALに変換される。この変換結果は、図6

結果は、図6 C に図示されている。 【0041】さらに、145.75の変換の場合(図6 D)、BITO=1およびBIT1=1である。この場 合には、DATO 2の変調が行われ、タイマーがアップ カウントのときは\*VALに変換され、ダウンカウント

【0042】反対に、DATO1は常にVAL+1であ

のときは\*VAL+1に変換される。

。 【0043】この変換結果が、図6Dに図示されてい

【○○44】本発明の重要な適用例として、モータの位 相券線を駆動するための個別のフルブリッジ出力段部を 装備した、多相、普通は3相のブラシレスモークの駆動 装置がある。専用のフルブリッジ段部経由での各巻線の 域型駆動のためたはは、(基本的に呈彫りに接接されてい ない)その巻線の両端部へのアクセスが必要であるが、 各位相巻線を独立して駆動する能力のおかげで、多相卡 ータの単極駆動モードの場合には最高速が達成可能であ る。しかも、3相の場合、達成できる最高速は、星形状 構成での速度よりも、2極駆動モードでは「3倍、3極 駆動モードでは2倍は2年なるのが確認できよう。

【0045】図7には、単巻線のフルブリッジ駆動のための電気配線構成と、2極駆動モードの場合での電流と電圧の被形が図示されている。

【0046】図8には、正弦波電流を使った3極駆動モードの場合での電気配線および電流と電圧の波形が図示されている。

【0047】図7と8に図示の適用例においては、PW Mモードで制御されるフルブリッジ出力段階誌由の各モ ータ巻線の独立した駆動による、前記の最大速度におけ お特色が付加されるという、本発明による卓越した改善 がみられる。

#### 【図面の簡単な説明】

【図1】本発明出願で説明するBYTE/PWM変換器 (N-8)が図示されている。

【図2】図1の回路で作成される信号である。

【図3】NBITS/PWM変換器からの駆動信号と出 カブリッジ段階部を示している。


【図4】 PWM信号に変換されるデジタル値の単位変動 に由来するデューティサイクル長さ変化を示している。 【図5】 本発明のN+2ビットDATA/PWM変換器 のブロック図である。

【図6】N+2ビット入力基準信号の変換が、オリジナル基準信号の2つのLSBの状態に応じて行われる方法を示している。


【図7】3相モータの双極駆動モードにおける電気配線 図および電流と電圧の波形図である。

【図8】正弦波電流を使った3極駆動モードにおける電 気配線図および電流と電圧の波形図である。


【図1】




【図2】




[図6]




【図3】







【図5】



【図7】





フロントページの続き

(72)発明者 ガルビアティ エジオ イタリア 26020 アナデーロ ピアッツ ァカステロ 14